一、存储系统

1.1数据存储和排列

1.1.1大小端模式

若有4字节的 int：01 23 45 67 H

多字节数据在内存里一定是占连续的几个字节，01为最高有效字节(MSB)，67为最低有效字节(LSB)

大端方式：便于人类阅读

小端方式：便于机器处理

1.1.2边界对齐

假设存储字长为32位，则1个字=32bit，半字=16bit。每次访存只能读/写1个字

边界对齐的方式：

边界不对齐方式：

由于边界不对齐，若要读取半字1，则先要读取第一个字(第一行)，再读取第二个字(第二行)，最后将半字1-1和半字1-2拼接。所以访问一个字/半字可能需要两次访存

采用边界对齐的方式，访问一个字/半字都只需要一次访存即可。牺牲掉部分空间，但是能加快访存效率。

1.2浮点数的表示和运算

1.2.1前言

定点数的局限性：定点数可以表示的数字范围有限，但我们不能无限制的增加数据长度

1.2.2浮点数的表示

\[ 可以类似于科学计数法，+3.026×10^{+21} \\+/-表示小数点后移/前移多少位 \\浮点数的真值:N=r^E×M \\r为阶码的底，通常为2（二进制） \\E反应浮点数表示范围以及小数点的真是位置 \\M数值部分的位数反应浮点数的精度 \\阶码:常用补码或移码表示的定点整数 \\尾数:常用原码或补码表示的定点小数 \]

1.2.3浮点数尾数规格化

1.3存储器

1.3.1存储器的层次结构

辅存：磁盘、可移动介质

辅存中的数据要调入到主存中才能被CPU访问

缓存：高速缓冲存储器Cache

主存-辅存：实现了虚拟存储系统，解决了主存容量不足的问题

Cache-主存：解决了主存与CPU速度不匹配的问题

1.3.2存储器的分类

1.3.2.1按计算机中的层次分类

(1)主存储器。简称主存，又称为内存。用来存放计算机运行期间所需的程序和数据，CPU可以直接随机的对其进行访问，也可以利用Cache间接访问。

(2)辅助存储器。简称辅存，又称外存。用来存放暂时不用的程序和数据，以及一些永久性保存的信息。辅存的内容要调入主存后才能被CPU访问。

(3)高数缓冲存储器。简称Cache，用来存放CPU经常使用的指令和数据，CPU可以高速访问他们。

1.3.2.2按存储介质分类

磁表面存储器(磁盘、磁带)、磁芯存储器、半导体存储器(MOS型存储器、双极型存储器)和光存储器(光盘)

1.3.2.3按信息的可保存性分类

易失性存储器：RAM

非易失性存储器：ROM

1.3.3存储器芯片的基本原理

\[ 控制电路：等待MAR稳定后才进行译码操作，等待MDR稳定后才进行读写操作 \\片选线 (\overline{CS}或\overline{CE})：一个内存条上可能包含多块存储芯片,用于选择芯片(Chip Select或Chip Enable) \\读控制线(\overline{WE})：允许写 \\写控制线(\overline{OE})：允许读 \]

1.3.4DRAM和SRAM

Dynamic Random Access Memory，即动态RAM

Static Random Access Memory，即静态RAM

DRAM用于主存，SRAM用于Cache

DRAM依靠栅极电容实现，SRAM依靠双稳态触发器实现

1 2	栅极电容放电信息会被破坏，是破坏性读出。读出后需要“重写”操作，也成为“再生”。双稳态触发器无需重写，是非破坏性读出。

由于SRAM不需要重新所以读出速度更快，但是成本更高。并且由于存储元制造更复杂，集成度就更低。

注意：DRAM和SRAM都是易失性的（断电后信息会消失）

1.3.4.1 DRAM的刷新

由于DRAM电容内的电荷只能维持2ms。即便不断电，2ms后信息也会消失，所以要不断的进行刷新(充电)

1.3.5 ROM

ROM芯片--非易失，断电后数据仍然可以保存

MROM:掩模式只读存储器(厂家按客户需求在生产过程中写入，之后不可重写)
PROM:可编程只读存储器(用户可以用专门的写入器写入信息，之后不可重写)
EPROM:可擦除可编程只读存储器(允许用户写入，之后擦除，可以多次重写)
UVEPROM:紫外线照射可擦除所有信息
EEPROM:电擦除，可擦除特定的字

Flash Memory:闪速存储器(U盘，SD卡)
注意：闪存需要先擦除再写入，因此"写"速度比"读"速度更慢
SSD：固态硬盘(由控制单元和Flash芯片构成)

计算机启动时，主存RAM没有任何指令，所以需要主板上的BIOS芯片(ROM)存储了"自举装入程序"，负责引导装入操作系统